فهرست:
فهرست مطالب
عنوان صفحه
چکیده 1
فصل اول مقدمه. 2
1–1- مقدمه: 3
1-2- بیان مسئله. 5
فصل دوم جمع کننده دیجیتال. 7
2-1- مقدمه: 8
2-2- اهمیت جمع کننده: 8
2-3- ساختار جمع کننده دیجیتال: 8
2-3-1- جمع کننده 9
2-3-1-1- نیم جمع کننده 9
2-3-1-2- تمام جمع کننده: 10
2-3-2- جمع کننده دودویی: 12
2-3-3- انتشار رقم نقلی: 13
2-4- پارامتر های طراحی: 14
2-4-1- توان مصرفی. 14
2-4-1-2- توان دینامیکی : 14
2-4-1-3- جریان ناشی از مسیر مستقیم هنگام تغییر وضعیت ترانزیستورها: 15
2-4-1-3- توان استاتیکی : 15
2-4-2- تاخیر انتشار. 15
2-4-3- PDP. 16
فصل سوم روش های مطرح در طراحی تمام جمع کننده های دیجیتال. 17
3-1- مقدمه: 18
3-2- منطق پویا و ایستا 18
3-2-1- منطق CMOS پویا، منطق پیش شارژ-ارزیابی. 20
3-2-1-1- مدار پویای چند طبقه. 22
3-2-2- منطق دومینو CMOS. 23
3-2-2-1- سیکل زمانی منطق دومینو. 26
3-2-2-2- اشتراک بار. 28
3-2-3- منطق CMOS NORA(NP-CMOS)(منطق دومینوNP) 33
3-3- بررسی تعدادی از مدارهای تمام جمع کننده تک بیتی. 36
3-3-1- مدارات مطرح تمام جمع کننده تک بیتی پویا: 36
3-3-1-1- مدار تمام جمع کننده تک بیتی 17 ترانزیستوری NP. 37
3-3-1-2- مدار تمام جمع کننده تک بیتی 16 ترانزیستوری.. 38
3-3-1-3- مدار تمام جمع کننده تک بیتی 16 ترانزیستوری PN.. 39
3-3-1-4- مدار تمام جمع کننده تک بیتی 18 ترانزیستوری.. 40
3-3-1-5- مدار تمام جمع کننده تک بیتی 15 ترانزیستوری.. 41
3-3-2- مدارات مطرح تمام جمع کننده تک بیتی ایستا: 42
3-3-2-1- مدار تمام جمع کننده C-CMOS. 42
3-3-2-2- تمام جمع کننده TGA: 43
3-3-2-3- تمام جمع کننده TFA: 44
3-3-2-4- تمام جمع کنندهCLP: 45
فصل چهارم روش پیشنهادی. 46
4-1- مقدمه. 47
4-2- روش های بهبود مدار تمام جمع کننده 47
4-2-1- استفاده از منطق پویا 47
4-2-2- استفاده از مزایای اشتراک بار. 48
4-2-3- استفاده از مزایای دیگر به منظور بهبود 49
4-2-4- ساختار تمام جمع کننده تک بیتی بهبود یافته. 50
4-2-4-1 تحلیل ساختار. 50
4-3- مدارات تمام جمع کننده پیشنهادی.. 52
4-3-1- مدار تمام جمع کننده پیشنهادی اول. 52
4-3-2- مدار تمام جمع کننده پیشنهادی دوم 53
4-3-3- مدار تمام جمع کننده پیشنهادی سوم 53
4-4- شبیه سازی.. 54
4-4-1- نتایج شبیه سازی.. 54
4-4-1-1-ارائه و مقایسه شکل موج های ورودی و خروجی. 55
4-4-1-2- مقایسه توان. 61
4-4-1-3- مقایسه تاخیر. 62
4-4-1-4- مقایسه PDP. 63
فصل پنچم نتیجه گیری. 64
5-1- نتیجه گیری: 65
فهرست مراجع. 66
فهرست جداول
عنوان صفحه
جدول2- 1. جدول درستی نیم جمع کنند. 10
جدول2- 2. جدول درستی تمام جمع کننده 11
جدول4- 1. نتایج شبیه سازیها 54
منبع:
D.hodges, A. G. (2003). Analysis and design of digital integrated circuits. submicron technology.
Foroutan, V., Navi, K., & Haghparast, M. (2008). A New Low Power Dynamic Full Adder Cell Based on Majority Function. World Applied Sciences Journal, 133-141.
Frustaci, F., Corsonello p Perri, S., & Cocorullo, G. (2008). High-performance noise-tolerant circuit techniques for CMOS dynamic logic. Circuits, Devices & Systems, IET , 537 - 548
J. M. Rabaey, A. C. (2002). Digital Integrated Circuits- A Design Perspective.
J.Wang, S. (1994). design sf or XOR and XNOR functions On the transistor level. IEEEJ.Of Solid-State Circuits29, 780-786.
Kang, S.-M., & Leblebici, Y. (2014). CMOS Digital Integrated Circuits. SEM.
Kishore, K. L., & Prabhakar, V. S. (2009). vlsi design. New Delhi India: I K International Publishing House.
mahapatra, p. a. (January2014). low power noise tolerant domino 1-bit full adder. IEEE Energy Conversion Technologies (ICAECT,) 125-139.
Mahmoodi-Meimand, H. (2004). Diode-Footed Domino: A Leakage-Tolerant High Fan-in Dynamic Circuit Design Style. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 495-503.
Mano, M. M. (1979). Digital Logic and Computer Design. the University of Michigan: Prentice-Hall.
Meeher, P., & Mahapatra, K. K. (2013). High-Speed and Low-Power Dynamic Logic Style. International Journal of VLSI and Embedded Systems-IJVES(2249 – 6556), 313-317.
Meher, P., & Mahapatra, K. (2013). A Low-Power Circuit Technique for Domino CMOS Logic. International Conference on Intelligent Systems and Signal Processing (ISSP), 256-261.
Navi, K., Moaiyeri, M. H., & Mirzaee, R. F. (2009). Two new low-power Full Adders based on majority-not gates. Micro electronics Journal, 126-130.
Po-Ming Lee, C.-H. H.-H. (2007). Novel 10-T full adders realized by GDI st ruct ure. Integrated Circuits,ISIC International Symposium, 115-118.
R. Faghih Mirzaee, M. H. (2010). High speed NP-CMOS and multi-output dynamic full adder cells. International Journal of Electrical and Electronics Engineering, IIII, 304-310.
R. Shalem, E. J. (1999). A NOVEL LOW POWER ENERGY RECOVERY FULL ADDER CELL. Proceedings. Ninth Great Lakes Symposium, 380-383.
R.Zimmermann, W. (1997). Low power logic styles CMOS versus pass transisto rlogic. IEEE Journal of Solid-State Circuits , 7(32), 1079-1090.
Subodh, W., Rajendra, K. N., & Sudarshan, T. (2011). NEW DESIGN METHODOLOGIES FOR HIGH-SPEED MIXED-MODE CMOS FULL ADDER CIRCUITS. International Journal of VLSI design & Communication Systems (VLSICS), 78-98.
Weste, N. a. (1993). Principles of CMOS VLSI Design. addison wesley.
Y. Jiang, A. A. (2004). A novel multiplexer-based low-power full adder . Circuits and Systems II: Express Briefs, 51(7), 345-348.
صاحب الزمانی, م., فتحی, م., & صفایی, ف. (1387). طراحی VLSI دیجیتال. اصفهان: شیخ بهائی.
صدیقی, م., ولی زاده, ع., & مهدی پور, ف. (1393). الکترونیک دیجیتال. تهران: دانشگاه صنعتی امیرکبیر.
مریدی, ع. (1393). تمام جمع کننده کم توان پرسرعت با استفاده از تکنیک NP-CMOS. همایش ملی الکترونیکی دستاوردهای نوین در علوم مهندسی و پایه. تهران: مرکز پژوهشی زمین کاو.
مریدی, ع., صالحی, م., & سفیری, م. (1393). بهینه سازی مصرف انرژی در دک تمام جمع کننده پر سرعت با استفاده از تکنیک NP-CMOS. کنفرانس ملی بهینه سازی مصرف انرژی در علوم مهندسی. بابل: دانشکده فنی و حرفه ای دختران بابل.
مظاهری, س. پ., & هرندی, ح. (1392). طراحی مدارات VLSI. تهران: مدرسان شریف.